Сумматоры

Сумматор — логический блок для сложения двух чисел.

Схема одноразрядного комбинационного сумматора может быть реализована на двух полусумматорах, как показано на рис. 1. Полусумматор состоит из схем, реализующих операции И и исключающее ИЛИ, и имеет два входа (слагаемые) и два выхода (сумма и перенос). На рис. 1 на входы первого полусумматора подаются i-е разряды слагаемых A_i и B_i, на входы второго — сумма p_i от первого полусумматора и сигнал C_i переноса единицы с соседнего младшего разряда. На выходах сумматора имеем значение суммы S_i в данном разряде и сигнал переноса в соседний старший разряд C_i+1

Рис. 1. Одноразрядный комбинационный сумматор

Накапливающие сумматоры относятся к последовательностным схемам и строятся на триггерах.

Комбинационный сумматор с параллельным переносом

Логическое выражение для переноса в одном разряде:

Рис. 2.

Логические уравнения переноса в четырехразрядном сумматоре:

Рис. 3.

Схема 4-разрядного сумматора:

Рис. 4.

Схема ускоренного переноса:

Рис. 5.

Список литературы

1. ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ. — http://www.bashedu.ru/wsap/posobie/chapter2/8.htm