РЭА
Радиоэлектронная аппаратура
СБИС
сверхбольшая интегральная схема
Интегральная схема с числом компонентов порядка сотен тысяч и более
проектная норма
Важнейший показатель технологии изготовления интегральных схем, равный минимально допустимому расстоянию между границами соседних элементов микросхемы
DSM
Deep Submicron
технология глубокого субмикрона
уровень системы команд
Иерархический уровень
проектирования цифровой
РЭА, на котором в качестве проектируемой системы рассматриваются отдельные
ЭВМ, а в качестве элементов фигурируют программно-доступные функциональные узлы ЭВМ
транзакция
Сообщение, передаваемое между некоторыми устройствами.
Transaction-Level Modeling
TLM
моделирование на уровне транзакций
уровень регистровых передач
RTL
Register Transfer Level
Иерархический уровень в
проектировании РЭА и СБИС, на котором в качестве элементов проектируемых электронных устройств являются такие функциональные блоки, как регистры, сумматоры, счетчики, мультиплексоры и т.п
вентильный уровень
логический уровень
gate level
Иерархический уровень в
проектировании РЭА и СБИС, на котором в качестве элементов проектируемых электронных устройств и блоков являются логические элементы типа триггеров, вентилей И, ИЛИ, НЕ
переключательный уровень
switch level
приборно-технологическое проектирование
физико-технологическое проектирование
компонентное проектирование
design-for-manufacturing
DFM
Уровень проектирования, на котором решаются задачи проектирования отдельных электрорадиоэлементов или компонентов интегральных схем, а также проектирования технологических процессов их изготовления
совмещенное проектирование
co-design
concurrent design
Одновременное (параллельное) выполнение разных процедур
проектирования одного и того же изделия, выполняемое разными группами разработчиков
смешанное моделирование
Mixed-Mode Simulation
Цифро-аналоговое
моделирование. Часть исследуемой системы представляется с помощью цифровых, а другая часть — аналоговых моделей
проектирование печатных плат
многоаспектное моделирование
multi-domain modeling
EDA
Electronic Design Automation
формат EDIF
EDIF
Electronic Design Interchange Format
Формат для описания данных о спроектированной принципиальной схеме, передаваемых на конструкторский уровень проектирования СБИС
нетлист
Описание схемы в заданном формате
design-for-test
DFT
Проектирование
тестов для СБИС и РЭА.