функциональная модель
Модель аналогового устройства в виде зависимости выхода от входов обычно с использованием аппарата передаточных функций
функциональное моделирование
комбинационная схема
последовательностная схема
операционный блок
Блок
РЭА, осуществляющий переработку информации
управляющий блок
функциональный блок
комбинационный блок
Комбинационный автомат в составе цифровой
РЭА
синхронная модель
Математическая модель в виде системы логических уравнений, описывающих установившееся состояние логической схемы
синхронное моделирование
значность
Число значений дискретной величины
трехзначное моделирование
блочный синтез
Процедура синтеза функциональных схем цифровой
РЭА, заключающаяся в декомпозиции алгоритмического описания на ряд фрагментов (блоков)
поразрядное разбиение
Процедура синтеза, заключающаяся в разделении многоразрядной структуры на одноразрядные ячейки
Intellectual Property
IP-блок
Схема и другие данные блока, необходимые для его использования при проектировании
РЭА. IP-блоки распространяются соответствующими фирмами как самостоятельные продукты
формулировка функций выходов и возбуждения элементов памяти
формулировка ФВВ
Процедура выбора типа
триггеров и запись логических уравнений, выражающих выходные переменные ячеек (функции выходов) и переменные на входах триггеров (функции возбуждения) через входные и внутренние переменные
логический синтез
кодирование внутренних состояний
минимизация числа внутренних состояний
Проектная процедура синтеза цифровых устройств, заключающаяся в обнаружении и устранении повторений одних и тех же состояний
формальная верификация
матрица переходов и выходов
Таблица, ставящая в соответствие выходы автомата его входам и состояниям
асинхронный автомат
Автомат, в котором серия переходов приводит его в устойчивое состояние, причем переход в устойчивое состояние вызывается только изменениями входных переменных
конечный автомат
Конечный автомат, задаваемый в виде множеств входных X, выходных Y, внутренних состояний A, функции переходов φ и функции выходов ψ
автомат Мура
Конечный автомат, описываемый уравнениями A(t+τ)=φ(A(t),X(t)) и Y(t)=ψ((A(t)), где X — множество входов, Y — множество выходов , A — множество внутренних состояний, φ — функция переходов и ψ — функция выходов
автомат Мили
Конечный автомат, описываемый уравнениями A(t+τ)=φ(A(t),X(t)) и Y(t)=ψ((A(t),X(t)), где X — множество входов, Y — множество выходов , A — множество внутренних состояний, φ — функция переходов и ψ — функция выходов
матрица перехода состояний
Матрица, в которой элемент на пересечении n-й строки и m-го столбца есть состояние, в которое
конечный автомат переходит из n-го состояния при m-м входном векторе
элементарная конъюнкция
дизъюнктивная нормальная форма
ДНФ
конъюнктивная нормальная форма
КНФ
конституента единицы
минтерм
Элементарная конъюнкция (в составе
ДНФ логической функции n переменных), в которую входят все n переменных в прямом или инверсном виде
простая импликанта
Конъюнкция, упрощение которой в составе
ДНФ логической функции путем исключения какой-либо переменной невозможно без потери правильности отображения заданной функции с помощью этой ДНФ
совершенная ДНФ
ДСНФ
сокращенная ДНФ
СДНФ
минимальная ДНФ
метод Квайна-Мак-Класки
факторизация
Операция
логического синтеза комбинационных схем, заключающаяся в поиске в логическом выражении подвыражений, которые можно объявить промежуточными переменными с целью упрощения схемной реализации логического выражения
DCCC
Direct Current Connected Component
Lirect Current Network
Подсхема элементов, связанных по постоянному току. В МДП схемах границами DCCC обычно являются цепи затворов. Примером DCCC может служить
КМДП вентиль
DCCC декомпозиция
DCCC-декомпозиция
BDD
Binary Decision Diagram
бинарная диаграмма решений
Способ задания булевых функций, диаграмма есть
граф, терминальные вершины которого соответствуют значениям 0 или 1, корневая вершина — исходной
формуле, промежуточные вершины — переменным, а дуги, исходящие из вершины Xi — результатам
интерпретации переменной Xi
OBDD
упорядоченная бинарная диаграмма решений
Бинарная диаграмма решений с упорядоченным расположением вершин (в порядке возрастания индексов), исходящих дуг (левая дуга соответствует 0, правая 1) и двумя терминальными вершинами 0 и 1
ROBDD
сокращенная упорядоченная бинарная диаграмма решений
временной статический анализ
Моделирование задержек в прохождении сигналов через
логическую схему на основе заданных задержек в отдельных элементах схемы. Обычно выполняется по методу наихудшего случая, поэтому дает завышенные значения задержек