В последнее время все большее внимание уделяется процедурам совмещенного проектирования программной и аппаратной частей СБИС (SW/HW - Software/Hardware co-design). Если в традиционных маршрутах проектирования разделение алгоритмов на части, реализуемые программно и аппаратно, происходит на самых ранних шагах, то в технологии SW/HW co-design эта процедура фактически переносится на уровень RTL и тем самым входит в итерационный проектный цикл и может привести к более обоснованным проектным решениям. Примером подхода к SW/HW co-design может служить методика моделирования на уровне исполнения системы команд (ISM - Instructions Set Model), в соответствии с которой моделируются события, происходящие на внешних выводах таких устройств, как арифметико-логическое, встроенная и внешняя память, системная шина и т.п.
Совмещенное проектирование аппаратных и программных частей успешно применяется при проектировании SoC (System-on-Chip) для встроенной аппаратуры. При этом используют симулятор аппаратной части целевого процессора с моделью уровня системы команд. Модель может быть описанием архитектуры процессора или расписанием работы шины процессора на языке VHDL, но возможно использование и аппаратного тестера. Скорость моделирования имеет порядок 10 команд в секунду. Повышение производительности достигают, если моделирование операций обращения к памяти выполнять не в аппаратном, а в логическом симуляторе. Удается не только на ранней стадии проектирования найти и исправить возможные ошибки в аппаратной и программной частях проекта, но и отладить контролирующие тесты.