Язык моделирования дискретных электронных устройств, представленный в международном стандарте IEEE 1076

Язык многоаспектного моделирования объектов различной физической природы, расширяющий язык VHDL на аналоговые и смешанные модели, является частью стандарта IEEE 1076.1

Модель, описывающая структуру и/или процессы функционирования схемы.

Часть описания моделируемого устройства на языке VHDL

Описание структуры моделируемого устройства, например, на языке VHDL

Описание процессов в моделируемом устройстве, например, на языке VHDL

Задержка сигнала при условии, что длительность сигнала не меньше самой задержки. В противном случае сигнал на выходе не появляется. Используется в моделях на языке VHDL.

Ситуация, когда сигнал на выходе устройства появляется вне зависимости от его длительности. Используется в моделях на языке VHDL.

Операторы языка VHDL, выполняющиеся последовательно в порядке их записи в модели.

Операторы языка VHDL, для которых на данном временном шаге моделирования имитируется их одновременное (параллельное выполнение.

В языке VHDL оператор присваивания значений сигналам.

Оператор, выполняющийся при выполнении заданного условия.

Оператор, позволяющий описывать разветвления вычислительного процесса при наличии нескольких ветвей.

Оператор, задающий циклический вычислительный процесс.

Часть модели на языке VHDL, выполняемая только тогда, когда происходят изменения ее входных параметров.