Постановка диагноза - определение состояния исследуемого объекта.

Диагностика технического объекта. Определение технического состояния изделия или корректности его проекта.

Техническое диагностирование цифрового устройства или проверка правильности программы.

Вектор входных переменных и соответствующий ему вектор выходных переменных, полученный в исправном контролируемом цифровом блоке (устройстве, схеме)

В технической диагностике цифровых устройств — конечное множество элементарных проверок

Тест, который служит для проверки исправности или работоспособности проверяемого блока.

Тест,, предназначенный для обнаружения места неисправности.

Свойство аппаратуры, заключающееся в легкости выполнения процедур определения ее состояния (степени работоспособности)

Электронная схема, обладающая свойством контролепригодности

Свойство аппаратуры, заключающееся в легкости выполнения процедур диагностики ее состояния и идентификации неисправных компонентов

Проектная процедура, заключающаяся в формировании тестовой последовательности для проверки работоспособности проектируемого или изготовленного изделия

Совокупность сигналов (для цифровой аппаратуры - двоичный n-разрядный код), подаваемых на входы схемы при техническом диагностировании.

Неисправность, которая сохраняется после возникновения вплоть до момента ремонта блока, т. е. постоянная во времени.

Неисправность, которая существует в течение относительно коротких интервалов времени и может самоустраняться.

Сочетание нескольких одновременно имеющихся отдельных неисправностей

Метод синтеза тестов для комбинационных схем.

Результат логической операции "исключающее ИЛИ" над логическими функциями, отличающимися друг от друга только значениями аргумента X.

Метод синтеза тестов для комбинационных схем, основанный на использовании булевых разностей относительно внутренних переменных схемы

Метод синтеза тестов для комбинационных схем, основанный на поиске путей транспортировки неисправностей к выходам схемы.

Последовательность входных наборов, переводящая схему из произвольного состояния в определенное состояние, нужное для тестирования .

Метод тестирования СБИС, основанный на встраивании в кристалл генераторов тестовых наборов и схем передачи результатов тестирования на выходы СБИС

Способ проектирования контролепригодных СБИС, заключающийся в объединении всех триггеров схемы в (в режиме тестирования) в один сдвигающий регистр, благодаря чему задачей становится тестирование комбинационной схемы, что проще чем тестирование последовательностной схемы.

Метод проектирования интегральных контролепригодных схем, в соответствии с которым в каждый чип вводятся сдвигающие регистры, состоящие из ячеек по одной на каждый внешний вывод микросхемы. Благодаря ячейкам, можно при проверке межсоединений печатных плат или подложек многокристальных СБИС отключать внутрикристальные цепи, а при проверке внутренних схем подключать сканирующие регистры или генераторы тестовых наборов и схемы компрессии результатов. Для целей проектирования схем с граничным сканированием разработаны специальный стандарт IEEE 1149.1 и языки BSDL и HSDL (Boundary and Hierarchical Scan Description Languages), являющиеся подмножеством VHDL

Стандарт IEEE, посвященный реализации метода граничного сканирования.

Совокупность средств и операций, позволяющих проводить тестирование БИС без физического доступа к каждому ее выводу. Часто JTAG (происхождение слова от названия группы разработчиков Joint Test Action Group) отождествляют со стандартом IEEE 1149.1.