Оператор цикла в языке VHDL:
for <переменная> in <диапазон_переменной> loop <операторы>
end loop;
Другой вариант записи оператора цикла:
<метка> while <отношение> loop <операторы>
end loop <метка>;