Рассмотрим архитектуру крупной современной ECAD.
Система состоит из ряда подсистем, в каждой из которых объединяется программное обеспечение близкого функционального назначения.
Крупными подсистемами являются:
Проектирование на системном уровне
В подсистеме "Проектирование на системном уровне" моделируются транзакции (TLM моделирование — Transaction Level Modeling), анализируются и оптимизируется производительность и энергопотребление устройств, выполняется высокоуровневый алгоритмический синтез. Синтезируется RTL-описание проекта на HDL языке (VHDL или Verilog) на основе входного функционального описания на С или С++.
System Architect может служить примером программы этого уровня в Mentor Graphics. Другой пакет Vista позволяет проводить TLM анализ на языке SystemC. Программа Catapult Synthesis выполняет синтез на RTL. На завершающем этапе RTL-код , полученный на выходе Catapult Synthesis, может быть реализован на вентильном уровне.
Моделирование на системном уровне может быть цифровым, аналоговым или смешанным (Mixed-Mode Simulation). В Mentor Graphics моделирование производят с помощью программы SystemVision. В ней поддерживаются моделирование схемных и языковых проектов на языках VHDL, VHDL-AMS, Spice, C.
Проектирование полузаказных СБИС
В подсистеме "Проектирование полузаказных СБИС (FPGA/PLD/ASIC)" реализуется маршрут проектирования с процедурами синтеза и анализа.
В Mentor Graphics на маршруте используются среда создания проекта — HDL Designer, система моделирования и верификации проекта — ModelSim и набор средств логического и физического синтеза FPGA/ASIC — Precision RTL/Physical Synthesis и LeonardoSpectrum.
Ядром маршрута служит пакет HDL Designer, который управляет процессом проектирования и выпуском документации, управляет вводом и редактированием VHDL, Verilog и "смешанных" описаний, реализует функции повторного использования проектных решений, в том числе импорт IP-блоков, поддерживает коллективное проектирование и является связующим звеном с системами моделирования и синтеза, управляя запуском программ моделирования и синтеза и базами данных проекта.
Подсистема моделирования и верификации цифровых систем ModelSim является хорошо известной в мире ECAD. Моделируются и отлаживаются проекты, основанные на смешанном языковом описании (VHDL, Verilog, SystemC и др.). Поддерживаются языки VHDL, Verilog, C/C++, SystemC, System Verilog, PSL Assertions, Tcl/Tk и др.
Программа Precision RTL Synthesis логического синтеза высокопроизводительных ПЛИС типа PLD и FPGA получает входные данные о проекте в виде описания на VHDL или Verilog и реализует синтез логической схемы с учетом заданных ограничений на основе встроенных библиотек изготовителей. Пакет имеет встроенную систему статического временного анализа, возможность анализа и отладки в инкрементном режиме. В программе использован оригинальный алгоритм оптимизации, который автоматически выделяет в проекте наиболее критичные области, ограничивающие производительность всей системы, такие как конечные автоматы, логические пути между различными уровнями иерархии проекта или логические пути с очень большим количеством комбинационной логики. Поддерживаются все серии кристаллов Xilinx, Altera, Actel и Lattice.
Для синтеза СPLD, FPGA или ASIC в равной степени может быть использована программа LeonardoSpectrum.
Программы моделирования и синтеза должны быть тесно интегрированы, в частности, на основе применению языков VHDL и Verilog.
Проектирование систем на печатных платах
Проектирование печатных плат поддерживается набором интегрированных между собой средств разработки плат, включая средства редактирования и управления ограничениями, управления библиотеками компонентов и проектными данными. В библиотеку элементов входят символы (symbols), ячейки (cells), компоненты (pdbs) от всех ведущих поставщиков, в том числе полный комплект документации на все элементы.
В пакет входят средства:
- размещения и трассировки;
- анализа высокоскоростных цепей на уровне принципиальной схемы и печатной платы;
- интеграции с маршрутом проектирования FPGA
и др.
В ECAD Mentor Graphics имеется следующее программное обеспечение поддержки маршрутов проектирования печатных плат.
Expedition PCB — комплексная среда проектирования печатных плат, включающая интерактивную трассировку и автотрассировку.
Пакет I/O Designer обеспечивает интеграцию маршрутов проектирования FPGA и PCB, в том числе двухсторонний обмен и управление файлами проекта, что позволяет вести разработку FPGA и PCB одновременно. Пакет Constraint Editor System отслеживает соблюдение единых правил проектирования, относящихся к переименованию цепей, добавлению и удалению связей, перестановке контактов и вентилей внутри корпуса, изменению структуры слоев платы, и т.п. Library Manager — общий редактор для создания и управления библиотеками компонентов.
После собственно конструкторской разработки требуется пост-трассировочный анализ с учетом паразитных параметров, экстрагированных из топологии. Включает следующие виды анализа:
В ECAD Mentor Graphics имеется пакет HyperLynx, используемый для устранения проблем, связанных с целостностью сигналов, перекрестными наводками и электромагнитной совместимостью, что позволяет получить корректный проект при первом же выпуске платы, устраняя необходимость повторного запуска в производство. Поддерживает табличные модели, модели IBIS, SPICE и S-параметров.
Система аналогового, цифрового и "смешанного" моделирования SestemVision поддерживает моделирование на системном уровне (укрупненные функциональные блоки и интерфейсы), используются языки VHDL, VHDL-AMS, Spice, C.
Имеется также программа аналогового моделирования импульсных источников питания, аналого-цифровых ("смешанных") ИС, радиочастотных (RF) систем связи, эквивалентных схем межсоединений, систем обработки сигналов, усилителей мощности и управляющих систем различного назначения. Повышает надежность и технологичность проектируемой системы за счет применения методов Монте-Карло, "наихудшего случая", вариации параметров в заданных диапазонах, быстрого преобразования Фурье и др.
В пакете ICX/TAU реализованы размещение и трассировка, управляемые электрическими и временными ограничениями, что позволяет избежать дополнительных итераций разработки.
Проектирование и верификация систем на кристалле
Проектирование и верификация систем на кристалле на базе коммерчески-поставляемых IP-блоков процессоров, стандартных шин, памяти, контроллеров периферии, и т.п. выполняются в ECAD Mentor Graphics с помощью программной среды Platform Express. Platform Express генерирует готовый для верификации проект системы-на-кристалле, включая HDL-объекты, встроенное программное обеспечение и документацию в формате HTML. При этом пользователь имеет возможность быстро подобрать оптимальный для его проекта IP-блок и оптимизировать архитектуру системы. Для верификации проекта используются пакеты ModelSim и Seamless.
Верификация включает синтез тестовых воздействий с учетом заданных ограничений, анализ полноты функционального покрытия.
В ECAD Mentor Graphics для этого имеются программы:
Проектирование топологии СБИС
Проектирование топологии включает процедуры планирования, размещения и трассировки СБИС. Системы проектирования топологии включают редакторы топологии, генераторы топологии из нетлиста принципиальной схемы, средства внесения изменений с контролем выполнения правил проектирования.
В ECAD Mentor Graphics имеются программы:
Схемотехническое проектирование
В ECAD Mentor Graphics имеются программы:
ADiT — программа ускоренного SPICE-моделирования аналоговых и смешанных проектов на уровне транзисторов (допустимый объем проекта: миллионы транзисторов). Он включает алгоритм разбиения смешанных аналого-цифровых проектов, а также аналитические и табличные методы моделирования приборов, работающие в режиме сохранения заряда (charge-conserved). Производительность в 10 — 100 раз выше по сравнению с обычным SPICE.
Eldo - система аналогового SPICE-моделирования. Наряду с классическими алгоритмами (Newton-Raphson — NR) использует усовершенствованные алгоритмы моделирования (One-Step Relaxation — OSR, Integral Equation Methods — IEM). При этом проект может быть структурирован таким образом, что разные блоки будут обрабатываться разными алгоритмами. Обширная библиотека включает все стандартные КМОП, биполярные и MESFET-модели: BSIM3v3.x, BSIM4.3, EKV, Philips MM9&MM11, SPv32, HiSIM, Mextram, VBIC, HICUM и т.п. Eldo совместима с программой Hspice, использует анализ шумов в переходном режиме, улучшенный Монте-Карло анализ, оптимизацию параметров транзисторов, поддерживает S- и Z-передаточные функции, полностью интегрирована с маршрутом проектирования заказных СБИС (Design Architect-IC).
Eldo RF - опция расширения системы Eldo в область СВЧ-диапазона. Использует многотональные алгоритмы третьего поколения, основанные на усовершенствованных численных методах (XST, Krylov-Newton, Harmonic Balance), и позволяет расчитать характеристики сигналов и шумов в обычном и модулированном установившемся режиме. Поддерживает расчет S-параметров для малых и больших сигналов, анализ стабильности, оптимизацию параметров, поведенческое моделирование на Verilog-AMS, стандартные функции измерения и стандартные форматы цифровой модуляции. Eldo RF обеспечивает моделирование управляемых напряжением генераторов и делителей частоты и оценку плотности шума вблизи несущей частоты и в удаленной области.
ADVance MS (ADMS) - комплексная система аналогового и смешанного моделирования СБИС типа система-на-кристалле, реализованная на базе пакета цифрового моделирования ModelSim и пакета аналогового моделирования Eldo. Поддерживается большинство стандартных языков проектирования — Verilog, VHDL, Verilog AMS, VHDL-AMS, Spice, C, C++, SystemC, System Verilog и др. Получается единая интегрированная среда верификации аналого-цифровых систем-на-кристалле, охватывающая весь диапазон от системного до транзисторного уровня.
ADMS RF - комплексная система смешанного и СВЧ-моделирования, предназначенная для верификации RF/DSP-систем, объединяющих в своем составе входной RF-блок с последующим блоком цифровой обработки сисгналов в baseband-диапазоне. ADMS RF сочетает поведенческое моделирование на VHDL, Verilog, VHDL-AMS, Verilog AMS с более точным моделированием критических RF-блоков на транзисторном уровне с использованием BSIM3, BSIM4, HICUM и других моделей. Используя усовершенствованные смешанные алгоритмы моделирования в частотно-временной области, такие как MODSST (MODulated Steady-STate Analysis), и выбирая частоту дискретизации во временной области в соответствии с медленно изменяющимся baseband-сигналом, пользователь получает существенный выигрыш в быстродействии (2-3 порядка) по сравнению с традиционными методами моделирования переходных режимов, при одновременном сохранении точности моделирования критических RF-блоков.
Физическое проектирование и верификация
В группу средств физического проектирования и верификации входят программы верификации топологии с позиций электрических требований, экстракции паразитных параметров, контроля соответствия топологической и электрической схем, анализа влияния отклонений параметров и случайных дефектов на выход годных в процессе фотолитографии и др.
В ECAD Mentor Graphics эти функции выполняют программы:
Тестирование и диагностика
В ECAD Mentor Graphics имеются программы:
FastScan ATPG - система автоматической генерации тестов для заказных и полузаказных СБИС с полным сканированием или высоким процентом сканирования. Наряду с моделями константных неисправностей поддерживаются модели переходных режимов, сбоев частоты переключения, превышения допустимой задержки, отклонения тока в установившемся режиме и др. FastScan дополняется рядом опций. Опция FastScan CPA генерирует специализированные тесты для динамического анализа критических путей. Опция FastScan MacroTest предназначена для тестирования небольших встроенных регистровых массивов, схем памяти и встроенных ядер. Опция FastScan Diagnostics анализирует результаты тестирования с целью локализации дефектов.
FlexTest - система автоматической генерации тестов для несканируемых и частично-сканируемых заказных и полузаказных СБИС. Система позволяет проанализировать уже существующие функциональные тестовые вектора с точки зрения полноты покрытия неисправностей и оптимизации их объема.
DFTAdvisor - средство анализа тестопригодности и проверки правил проектирования для обеспечения тестопригодности СБИС. Позволяет оценить проблемы тестопригодности на ранних этапах проектирования с помощью встроенного механизма контроля правил проектирования тестопригодных схем. DFTAdvisor использует усовершенствованные алгоритмы размещения тестовых точек и цепей сканирования, увеличивая покрытие неисправностей при минимизации общего объема схем тестирования и количества тестовых векторов. Поддерживаются различные методы сканирования.
BSDArchitect - система автоматического синтеза схем граничного сканирования СБИС в соответствии со стандартом IEEE 1149.1, файлов на языке BSDL (Boundary Scan Design Language) для средств генерации системных тестов (например, на уровне печатной платы) и соответствующих драйверов для управления процессом тестирования. Поддерживает любой маршрут проектирования на основе языков VHDL и Verilog. Входное описание проекта может быть представлено на уровне RTL или вентильного описания. На основе спецификаций пользователя BSDArchitect создает синтезируемое RTL-описание схем граничного сканирования, совместимое с любой системой логического синтеза.
MBISTArchitect - средство синтеза встроенных структур самотестирования для систем встроенной памяти. Созданное RTL-описание схемы самотестирования встраивается в существующее VHDL- или Verilog-описание кристалла и реализует функции генерации, считывания и сравнительного анализа результирующих векторов с целью локализации соответствующих дефектов встроенной памяти.
LBISTArchitect - средство синтеза встроенных структур самотестирования логических схем СБИС. Выполняет функции анализа тестопригодности логических схем, проверки проектных норм тестопригодности, генерации структур самотестирования и контрольных точек, моделирования неисправностей и генерации сигнатур. Встроенный BIST-контроллер и схемы подключения генерируются в виде независимого от технологии RTL-описания на VHDL или Verilog, которое затем, при подключении соответствующих драйверов и библиотек, синтезируется в вентильный нетлист.