На рис. 1 приведена структурная схема одного разряда запоминающего устройства с произвольным доступом с матричной организацией (матричная память) .
Рис. 1.  Структурная схема ЗУ с матричной организацией
Данная структура содержит матрицу запоминающих элементов (ЗЭ), дешифраторы строки DCХ и столбца DСY, усилители записи и считывания. Каждый ЗЭ матрицы имеет свой собственный адрес, определяемый номерами строки и столбца. Режимы работы ЗЭ определяются логическими уровнями (значениями) сигналов на линии выборки строки и столбца, на пересечениях которых находится данный ЗЭ.
При обращении к ЗУ с матричной организацией выбирается один ЗЭ, находящийся на пересечении выбранных строки и столбца, на линии выборки которых имеются сигналы логической 1. Все остальные ЗЭ, для которых конъюнкция логических сигналов на соответствующих линиях выборки строки и столбца равна 0, находятся в режиме хранения и отключаются от общей для всех ЗЭ шины данных.
Если сигнал управления режимом работы (записи и считывания) W/R равен "0", то с выбранного по соответствующему адресу ЗЭ считывается битовая информация, которая через общую шину данных и усилитель считывания передаётся на выход DO. Для записи в ЗЭ новой информации подаётся сигнал разрешения записи W/R, равный логической 1, который открывает усилитель записи. При этом входная битовая информация через усилитель записи поступает на общую шину данных, с которой переписывается в выбранный ЗЭ. Отмеченные операции считывания и записи выполняются только в случае, если на вход CS, соединенный с входом стробирования дешифратора строки DCХ, подаётся сигнал разрешения кристалла (CS = 1). При отсутствии этого сигнала (CS = 0) работа дешифратора DCХ и, следова-тельно, самой микросхемы памяти блокируется. Другими словами, микросхема памяти переходит в режим хранения, а усилитель считывания на её выходе переводится в третье состояние с высоким импедансом и отключается от разрядной линии данного интерфейса шины. В рассмотренной микросхеме памяти с матричной организацией заданному адресу соответствует один бит информации. Аналогичные двумерные микросхемы ЗУ используются для всех остальных битов в слове.
При обращении к ЗУПВ выбирается определённый набор микросхем, количество которых соответствует разрядности кодового слова (ячейки). При этом дешифраторы строк DCX и столбцов DCY работают сразу на все микросхемы (матрицы ЗЭ) выбранного набора. Таким образом, все биты (разряды), ячейки адресуются одновременно. Следует отметить, что число выбранных линий в дешифраторах при этом не увеличивается. Кроме того, использование способа двухкоординатной выборки позволяет значительно упростить структуру микросхемы памяти, что при заданной площади кристалла является предпосылкой получения максимально большой ёмкости ЗУ.