Компания Mentor Graphics предлагает сквозной маршрут проектирования ПЛИС, включающий этапы:

Mentor Graphics предлагает маршрут проектирования FPGA Advantage цифровых систем на FPGA . Маршрут включает среду создания проекта — HDL Designer, систему моделирования и верификации проекта — ModelSim, и набор средств логического и физического синтеза FPGA/ASIC Precision Synthesis и LeonardoSpectrum. Ядром маршрута проектирования служит пакет HDL Designer.

HDL Designer — среда создания HDL-проекта на уровне RTL-описания. Он обеспечивает возможность текстового, табличного и графического ввода и редактирования VHDL, Verilog и "смешанного" описания проекта, а также функции управления запуском программ моделирования и синтеза, управления базами данных проекта, в том числе функцию контроля версий. HDL Designer Пакет поддерживает функции коллективного проектирования и повторного использования блоков, в том числе импорт IP-блоков. HDL Designer автоматически генерирует графическую документацию в формате HTML.

Имеются две программы синтеза Precision Synthesis — это Precision RTL Synthesis и Precision Physical Synthesis. Precision Synthesis — средство логического синтеза схем на ПЛИС типа PLD и FPGA. Этот пакет получает входные данные о проекте в виде описания на VHDL или Verilog и реализует синтез логической схемы с учетом заданных ограничений на основе встроенных библиотек изготовителей. Precision Synthesis включает алгоритм оптимизации — Architecture Signature Extraction, который автоматически выделяет в проекте наиболее критичные области, ограничивающие производительность всей системы, такие как конечные автоматы, логические пути между различными уровнями иерархии проекта или логические пути с очень большим количеством комбинационной логики. Precision Synthesis поддерживает все библиотеки Xilinx, Altera, Actel и Lattice. Precision Physical Synthesis — средство синтеза FPGA, объединяющее в одном маршруте этапы логического и физического синтеза, т.е. работающее в тесном взаимодействии со средствами размещения и трассировки поставщиков, получая от них информацию о физических параметрах реализуемого проекта (размещение элементов и задержки) и оптимизируя эти параметры одновременно с оптимизацией логической схемы.

Программа FPGA Express фирмы Synopsys позволяет реализовывать проекты цифровых устройств на кристаллах CPLD и FPGA с использованием языков ABEL, VHDL и Verilog.

Программные средства ISE Foundation компании Xilinx представляют собой систему сквозного проектирования, которая реализует полный цикл разработки цифровых устройств на основе ПЛИС, включающий этапы создания исходных описаний проекта, синтеза, моделирования, размещения и трассировки, а также программирования кристалла. Отличительными особенностями систем автоматизированного проектирования серии ISE являются:

• средства синтеза HDL-проектов, поддерживающие языки VHDL, Verilog и ABEL HDL;

• средства верификации проекта;

• автоматические средства трассировки проекта в кристаллы различных семейств ПЛИС Xilinx с учетом оптимизации проекта по различным параметрам;

• наличие схемотехнического редактора, укомплектованного набором обширных библиотек;

• единые средства программирования кристаллов всех семейств ПЛИС Xilinx, выполненных по различной технологии (CPLD и FPGA);

• поддержка различных методов описания проектируемых устройств (графических, в форме принципиальных схем или диаграмм состояний и текстовых, с использованием языков описания аппаратуры HDL); интегрированный интерфейс для средств синтеза "третьих" фирм;

• интеллектуальные средства создания HDL описаний, формирующие шаблоны на основании информации, предоставляемой пользователем, для языков описания аппаратуры VHDL, Verilog и ABEL HDL;

• встроенный комплект вспомогательных программных средств, позволяющих повысить эффективность процесса проектирования, включающий анализатор статических временных характеристик, интерактивный графический редактор размещения, модуль оценки потребляемой мощности, мастер подготовки описаний блоков синхронизации, интерактивный графический редактор топологических ограничений.

Фирма Altera предлагает программный комплекс Quartus II для проектирования систем на кристалле на основе ПЛИС Altera. В комплексе имеются средства для ввода проекта, компиляции, верификации и программирования, осуществляется связь с системами проектирования других производителей.

Система Quartus II поддерживает описания проектов на языках AHDL, VHDL или Verilog.

Система Active-HDL компании Aldec (Automated Logic Design Company, inc.)- ориентирована на разработку проектов на базе современных ПЛИС различных компаний-производителей. Важно то, что помимо развитых встроенных средств моделирования и отладки Active-HDL также предоставляет разработчикам единую среду для построения собственных маршрутов проектирования ПЛИС в зависимости от характера решаемых задач и используемых программных средств.

Центральное место в структуре системы Active-HDL занимает блок управления маршрутом проектирования. В блоке управления разработчик может определить набор средств, используемых на каждом этапе проектирования ПЛИС (моделирование, синтез, проектирование топологии, специальные средства), которые в дальнейшем будут работать в рамках единого маршрута и среды проектирования системы Active-HDL. В системе в любых комбинациях могут быть использованы все доступные на сегодняшний день ПЛИС и большинство популярных продуктов компаний-производителей САПР. Состав средств, которые могут быть встроены в маршрут проектирования, постоянно расширяется.