Схемы на комплементарных транзисторах строятся на основе МОП транзисторов с n- и p-каналами. В состоянии логической единицы верхний транзистор открыт, а нижний закрыт, на выходе — высокий потенциал. В состоянии логического нуля наоборот — открыт нижний транзистор, а закрыт верхний, на выходе потенциал, близкий к нулю В статическом состоянии ток в ключе отсутствует. Потребление тока происходит только во время переходных процессов. Этим током производится перезаряд паразитной ёмкости нагрузки. Простейший логический элемент — это инвертор (рис. 1).
Рис. 1.  Принципиальная схема инвертора
На рис. 2 показана конструкция (профиль) инвертора на КМДП-транзисторах.
Рис. 2.  Конструкция инвертора на КМДП-транзисторах
Схема логического элемента 2И-НЕ на КМДП транзисторах приведена на рис. 3.
Рис. 3.  Принципиальная схема элемента 2И-НЕ
В схеме рис. 3 на выходе будет низкий потенциал, если на оба входа поданы сигналы единицы (высокий уровень), так как оба p-МДП транзистора будут закрыты.
Логический элемент 2ИЛИ-НЕ (рис. 4), выполненный на КМДП транзисторах, представляет собой параллельное соединение ключей. Если же хотя бы на одном из входов будет присутствовать уровень логической единицы, то верхнее плечо будет закрыто и на выходе установится низкий потенциал.
Рис. 4.  Принципиальная схема элемента 2ИЛИ-НЕ
Список литературы
1. http://www.neic.nsk.su/~mavr/digital/CMOS.htm