Счетчиклогический блок для подсчета суммы или разности числа импульсов, поступивших на последовательный вход устройства.
Двоичные счетчики реализуются на базе синхронных триггеров с внутренней задержкой T-, TV-, D-, DV-, RS- и JK-типов, выполненных по схеме M-S или трех триггеров (с динамическим управлением). Наиболее простую структуру имеют двоичные счетчики с последовательным переносом, которые также называются асинхронными. В таких счетчиках импульс счета подается только на вход триггера 0-младшего разряда, а на вход каждого i-го триггера в последующих разрядах поступает сигнал переноса Pi, снимаемый с выхода триггера предшествующего i-1-го разряда. В результате этого при изменении состояния счетчика переключение разрядных триггеров происходит последовательно во времени. При построении схем двоичных счетчиков с модулем Ксч = 2N используется N триггеров с внутренней задержкой, соединенных между собой последовательно цепями переноса.
Схема двоичного счетчика (суммирующего) на D триггерах показана на рис. 1.
Рис. 1.  Двоичный счетчик на D триггерах
Сущность работы счетчика рис. 1 поясняют временные диаграммы рис. 2
Рис. 2.  Временные диаграммы работы счетчика