Язык AHDL, разработанный компанией Altera, предназначен для описания проектов, реализуемых на ПЛИС этой компании.
Аналогично моделям на языке VHDL описание на языке AHDL включает предпроектную секцию (аналог entity) и логическую секцию (аналог архитектурного тела). В логической секции для описания алгоритма, реализуемого в ПЛИС, используются операторы задания логических уравнений, условные, выбора, вызова функций, повторения и т.п.
AHDL интегрирован в систему MAX+PLUS II. Язык удобен для описания сложной комбинационной логики, шин, конечных автоматов, таблиц истинности и параметрической логики при решении задач моделирования, временного анализа и программирования устройств.
использование библиотеки параметризируемых модулей,
автоматическое обнаружение ошибок,
временной анализ, функциональное и временное моделирование,
редактирование топологии,
интерфейс с САПР третьих фирм, в том числе возможность использования программ моделирования (симуляторов) третьих фирм.
Для работы с FPGA фирмой Xilinx в кооперации с Aldec и Synopsys разработан пакет Foundation, обеспечивающий проектирование “систем на кристалле” с ПЛИС в качестве основной элементной базы
Возможности Foundation:
Синтез устройств с заданными временными параметрами на основе использованием как языков проектирования высокого уровня (VHDL, Verilog), так и специализированного языка описания аппаратуры ABEL
Ввод используется схемный редактор и соответствующие библиотеки, обеспечивается ввод описания цифрового автомата с помощью его графа переходов.
В качестве средства работы с проектом на базе HDL используется Language Assistant, состоящий из трёх основных модулей: Language Templates, Synthesis Templates и User Templates.
Для создания описания модулей в интерактивном графическом режиме используется средство LogiBLOX. Оно позволяет создавать такие узлы, как счетчики, сдвиговые регистры, элементы памяти и мультиплексоры. LogiBLOX запускается непосредственно из редактора HDL Editor с использованием команды Synthesis / LogiBLOX. На рис. 4 показано окно LogiBLOX Module Selector в режиме описания счётчика.
С использованием этого средства достаточно просто создать описание узла на языке описания аппаратуры, не владея им в совершенстве.
Функциональное (логическое, поведенческое) моделирование, с заданием входных сигналов в интерактивном графическом режиме.
Временное моделирование после успешной компиляции проекта .
Другими примерами ПО проектирования аппаратуры на ПЛИС являются продукты серии FPGA Express фирмы Synopsys, OrCAD Express фирмы OrCAD, а также продукты фирм VeryBest, Aldec, Cadence Design Systems и др.
