Триггер – запоминающее устройство для хранения одного бита информации.
Рис. 1. Обозначение RS-триггера
RS-триггер имеет входы S и R. Вход S (Set) -установка единицы, т.е. при S=1 триггер переходит (или подтверждает) единичное состояние Q=1. Вход R (Reset) — очистка, т.е. при R=1 и S=0 триггер переходит (или подтверждает) нулевое состояние Q=0. Входная комбинация R=1 и S=1 в RS-триггере запрещена (приводит к неопределенному состоянию триггера), а в E-, R- и S-триггерах разрешена (в E-триггере не вызывает изменения состояния, в R-триггере приводит к состоянию 0, в S-триггере — к состоянию 1). JK-триггер отличается от RS-триггера тем, что при комбинации S=1 и R=1, триггер инвертирует свое состояние.
В синхронном RS-триггере имеется тактовый (или синхро-) сигнал С. Переходы в новое состояние возможны только при C=1. В асинхронном триггере тактовый сигнал отсутствует.
Т-триггер имеет счетный вход T, приход на который сигнала Т=1 меняет состояние триггера на противоположное.
Рис. 2. Обозначение Т-триггера
Схема синхронного RS-триггера на элементах И-НЕ показана на рис. 4, а на элементах ИЛИ-НЕ — на рис. 4.
Рис. 3. RS-триггер на элементах И-НЕ
Рис. 4. RS-триггер на элементах ИЛИ-НЕ
D-триггер (триггер задержки) хранит состояние, задаваемое входным сигналом и после его снятия.
Схема D-триггера приведена на рисунке 5 вместе с его условным обозначением.
При С=0 состояние триггера изменяться не будет какой бы ни был сигнал на входе D, т.к. на выходах элементов DD2.1, DD2.2 будут сигналы логических нулей. При С=1 и D=1 на выходе элемента DD2.1 появится сигнал логического нуля, а на прямом выходе D-триггера – сигнал логической единицы. При С=1 и D=0 сигнал логического нуля появится на выходе элемента DD2.2, на инверсном выходе D-триггера установится логическая единица, а на прямом выходе –логический нуль. Таким образом, D-триггер воспринимает информацию с входа D и передает ее на выход Q при C=1, и затем хранит ее сколько угодно долго (пока подключен источник питания) при С=0. Т.е. мы имеем ячейку памяти для хранения 1 бита информации.
DV-триггер – это синхронный D-триггер, который при V =1 работает как D-триггер, а при V=0 просто сохраняет прежнее значение (хранит информацию).
Двухтактные триггеры (рис. 6) используются в сдвиговых регистрах. Двухтактовые триггеры, обладающие свойством внутренней задержки и обычно строятся по схеме M-S (M-Master основная ступень и S-Slave - вспомогательная ступень): по переднему фронту синхросигнала С входной код запоминается в первую ступень M, по заднему фронту переписывается во вторую ступень S.
Рис. 6. Двухтактный JK-триггер
