В математической модели элемента логической схемы цифровой РЭА должны быть отражены логические функции, выполняемые в элементе над логическими переменными, подаваемыми на входы элемента.

В моделях анализа переходных процессов и (или) процессов прохождения сигналов по цепям из логических элементов с учетом задержек переменные рассматриваются как функции времени. Такие модели называются асинхронными, а моделирование на основе асинхронных моделей — асинхронным моделированием. В асинхронном моделировании используется относительное время , равное отношению абсолютного времени к длительности такта и измеряемое в числе тактов. Длительность выбирают исходя из требований к точности воспроизведения задержек в моделируемых схемах. Асинхронная модель элемента

' = (, ), (1)

где = ()—вектор входных переменных; — вектор выходных и внутренних переменных, относящийся к моменту времени ; ' — то же, но относящийся к моменту времени +τ, где т — задержка распространения сигнала в элементе. Задержки т в разных моделях могут быть или детерминированными постоянными, или случайными, или функциями внешних параметров. Для элементов с многими входами и выходами задержки могут быть различными для разных выходов и для разных сочетаний входных сигналов, В частном случае комбинационного элемента модель (1) упрощается:

' = ().

Асинхронные модели могут использоваться для анализа как асинхронных, так и синхронных схем. Они обеспечивают получение достаточно полной информации о процессах прохождения сигналов в схемах, однако их использование сопровождается значительными затратами машинного времени.

Модели анализа установившихся состояний, в которых переменные не рассматриваются как функции времени, называются синхронными. Синхронная модель есть система логических уравнений, получающаяся из (1) при отождествлении и ':

=(, ). (2)

Моделирование на основе синхронных моделей называется синхронным моделированием.

Математическая модель функциональной схемы представляет собой совокупность математических моделей составляющих ее элементов при отождествлении логических переменных, относящихся к соединяемым входам и выходам элементов.

Переменные в логических уравнениях (1) и (2) являются дискретными величинами. В зависимости от мощности множества возможных значений этих переменных различают модели различной значности.

В двузначных моделях используются булевы переменные, в них ={0,1}. В трехзначных моделях (при трехзначном моделировании) ={0,1, X), где X — неопределенное значение. В пятизначных моделях ={0,1, X, D, Е), D — значение сигнала при переключении из 1 в 0 (с единичного уровня на нулевой); Е — то же при переключении из 0 в 1, X— неопределенное значение. Находят применение также модели большей значности, например семи- и девятизначные.

Результаты выполнения логической операции дизъюнкции над логическими переменными и в моделях двух-, трех- и пятизначных представлены в табл. 1, операции конъюнкции — в табл. 2, а операции отрицания = — в табл. 3. В этих таблицах к двузначным моделям относятся только клетки, соответствующие значениям , {0, 1}, а к трехзначным , {0, 1, X}.

При асинхронном моделировании преобладает использование двузначных моделей, однако если заданы диапазоны разброса задержек у элементов, то применение трехзначных моделей позволяет получить сведения о разбросах времен прохождения сигналов через анализируемую схему значительно более ..экономным путем, чем на основе метода статистических испытаний. Трехзначное моделирование с учетом разброса задержек применительно к модели типа (1) с одной выходной переменной '=(, ) при переключении ' из значения '₀ в значение '₁ выражается в том, что ' = '₀ при <, ' = X при <<, ' = '₁ при >, где [,] —диапазон возможных моментов переключения.

Расширение областей адекватности асинхронных моделей логических элементов осуществляют за счет отражения в моделях инерционных задержек, фронтов сигналов, появления помех. Учет инерционных задержек производится с помощью контроля длительности входного сигнала и запрета изменений выходного сигнала, если не превышает некоторого заданного критического значения. Для отражения фронтов используют представление выходных сигналов логических элементов в виде непрерывных функций времени {), принимающих значения в диапазоне [0,1]. Так, в одной из программ логического моделирования БИС принято:

()= при <,

()= 1- при >+ ,

()= (—)/ при < <+, если происходит переключение 01, или ()= 1 — (—)/, если происходит переключение 10.

Здесь — исходное значение выходного сигнала; и — задержка-фронта и длительность фронта выходного сигнала, относящиеся к параметрам элемента; — текущее время, отсчитываемое от момента появления на входе переключающего сигнала. Предсказание возможной формы () выходного сигнала по приведенным формулам еще не означает реализации прогноза (),. так как на интервале прогноза длительностью + может появиться новый входной сигнал, на который входная реакция должна начаться до окончания реакции выхода на предыдущий входной сигнал. В этих случаях происходит коррекция (), что приводит либо к отмене предыдущего прогноза, либо к отражению на выходе сигнала помехи треугольной формы.

При синхронном моделировании двузначные модели применяют для решения задач выявления грубых ошибок, выражающихся в неправильном построении проектируемой схемы.

Трехзначное синхронное моделирование позволяет выявить статические риски сбоя. Статический риск сбоя — возможность неправильного изменения значения переменной на выходе элемента из-за неблагоприятного сочетания задержек входных сигналов на путях их распространения. Трехзначное моделирование требует в каждом такте синхронизации дважды решать уравнения модели (2). При первом решении неизменяющиеся входные для схемы переменные сохраняют свои значения, а изменяющиеся получают значение X. При втором решении все входные переменные получают новые значения в соответствии с заданной временной диаграммой. Статический риск сбоя имеет место на выходах тех элементов, у которых последовательность исходного, промежуточного и итогового значений выходной переменной имеет вид (0, X, 0) или (1, X, 1).

Динамический риск сбоя — возможность на некотором такте синхронизации многократного переключения элемента вместо правильного однократного, возникающая из-за неблагоприятного сочетания задержек распространения сигналов по цепям логической схемы. Динамический риск сбоя выявляется при двукратном решении логических уравнений модели (2) при пятизначном представлении переменных. Динамический риск сбоя обнаруживается, если на выходе какого-либо переключающегося элемента имеет место последовательность исходного, промежуточного и итогового значений переменной, отличающаяся от последовательностей (О, Е, 1) или (1, Д 0).

Риски сбоя можно учитывать с помощью девятизначного алфавита = {0,1,D,E,F,G,H,K,X), где F(G) соответствует статическому риску при переключении из 0 (из 1), a H(K)—динамическому риску при переключении из.О (из 1).